하드웨어 설계에 관련한 공개 강좌를 게재하는 공간입니다.
운영진에 의해 강좌글은 편집되며, 공익을 위한 게시글은 '하드웨어 강좌'란으로 이동될 수 있습니다.
클럭 회로(Clock Circuits)
5. 용량성 부하 (Capacitive Loading)
- 용량성 부하는 트레이스 임피던스에 영향을 주며, 게이트 부하에 증대
- 부하가 없을 경우 전파지연
- 부하 가 있을 경우 전파지연
- 전송선로의 특성 임피던스는
- 선로의 특성 커페시턴스
/길이
- 보기
= 다섯 개의 CMOS 부하에 각각 10pF, 총 50pF
기판의 특성 임피던스 50,
유리 에폭시 스트립 선로의 커패시턴스 값 = 35
풀이)
앞 장에서 임으로 전파지연은
즉, 2.75ns/ft 만큼 신호가 늦게 도달하는 것을 의미한다.
선로의 특성 임피던스
=32
- 일반적인 값
= ECL : 5pF
= CMOS : 10pF
= TTL : 10~15pF
= 소켓 사용 : 약 2pF 추가
= 바이어스 : 약 0.3~0.8pF 추가
- 용량성 부하가 너무 높으면, 반사를 막기위해서 직렬 저항을 사용하기도 한다.
= 직렬 종단 저항은 일반적으로 33을 주로 사용한다.(10~30)
- 시스템에 영향이 없는 범위내에서 최대한 속도가 늦은 부품을 사용한다.