회원가입 ID/PW 찾기

하드웨어 설계에 관련한 공개 강좌를 게재하는 공간입니다.
운영진에 의해 강좌글은 편집되며, 공익을 위한 게시글은 '하드웨어 강좌'란으로 이동될 수 있습니다.

콘텐츠 수 43

클럭 회로 - 5. 용량성 부하

클럭회로 구매수 0 조회 수 423 2015.02.20 23:36:27
판매자 아크마 판매 납포인트 무료 평점 1.0점 / 총 1명 참여

클럭 회로(Clock Circuits)

5. 용량성 부하 (Capacitive Loading)


 - 용량성 부하는 트레이스 임피던스에 영향을 주며, 게이트 부하에 증대

 - 부하가 없을 경우 전파지연
       
-  부하 가 있을 경우 전파지연
     
- 전송선로의 특성 임피던스는
      
- 선로의 특성 커페시턴스
     /길이

 - 보기
    = 다섯 개의 CMOS 부하에 각각 10pF, 총 50pF
      기판의 특성 임피던스 50,
      유리 에폭시 스트립 선로의 커패시턴스 값  = 35
    풀이)
     앞 장에서 임으로 전파지연은
      
   즉, 2.75ns/ft 만큼 신호가 늦게 도달하는 것을 의미한다.

   선로의 특성 임피던스
    =32

  - 일반적인  값
     = ECL : 5pF
     = CMOS : 10pF
     = TTL : 10~15pF
     = 소켓 사용 : 약 2pF 추가
     = 바이어스 : 약 0.3~0.8pF 추가

- 용량성 부하가 너무 높으면, 반사를 막기위해서 직렬 저항을 사용하기도 한다.
   = 직렬 종단 저항은 일반적으로 33을 주로 사용한다.(10~30)

- 시스템에 영향이 없는 범위내에서 최대한 속도가 늦은 부품을 사용한다.


위 내용은 (c)건웨이브의 공유정신 발휘와 고마운 지원으로 마이컴박스에 게시 및 수정 업데이트됩니다.
(c)건웨이브 및 마이컴박스(개정부분)의 동의 없이 무단 복재 및 전재, 재배포 금지합니다.
(c)건웨이브(http://www.gunwave.com) : First Time, On Time PCB 설계/조립 전문업체


profile
11시22분 2019.04.17 10:45
감사합니다.
search

EMC 적합성을 고려한 PCB설계 : (43)
PCB의 기초 : (14)
바이패싱과 디커플링 : (9)
ESD 보호 : (3)
■ ESD 보호 - 개요 2017-06-22 10:24
클럭회로 : (17)
ETC
  • 사랑은 두 사람이 자기중심주의적이다.
    - A.D.샬
  • * 납포인트 정보 *
  • 글 작성 : 3
  • 댓글 작성 : 1
저작권법에 위배되는 콘텐츠는 등록 불가하며, 저작물에 대한 권리는 저작자에게 있습니다.
Copyright 2006-2021 © hardwareis.com, All rights reserved.