|
하드웨어 설계에 관련한 공개 강좌를 게재하는 공간입니다.
운영진에 의해 강좌글은 편집되며, 공익을 위한 게시글은 '하드웨어 강좌'란으로 이동될 수 있습니다.
콘텐츠 수 43
클럭 회로 - 15. 트레이스 분리와 3-W 규칙 (Trace Separation and the 3-W Rule)
클럭회로 구매수 0 조회 수 1941 2012.03.30 22:00:44| 판매자 | 사탄 | 판매 납포인트 | 무료 | 평점 |   1.0점 / 총 1명 참여 |
|---|
클럭 회로(Clock Circuits)
15. 트레이스 분리와 3-W 규칙 (Trace Separation and the 3-W Rule) - 적용대상
= 클럭, 주기성 신호(데이터 버스, 어드레스 버스, 제어 신호, I/O 신호)
= 차동 pair 신호에서도 3-W 규칙을 사용하는 것이 좋다. (LVDS)
- 3-W 규칙 : 70%의 선속 한계
= 트레이스 간격은 트레이스 폭의 2배 이상 띄워 주야 한다.
즉, 회귀 전류 선 폭(Image Plane)은 트레이스 폭의 3배가 되는 것이다.
- 3-W 규칙 이점
= 트레이스간의 신호 결합을 최소화
= 신호 자속과 회귀 자속간의 적절한 소거에 의해서 자속의 요동이 없어진다.
= 트레이스 사이의 크로스 토크 현상을 감소 시킨다.
- 10-W 규칙 : 98%의 선속 한계
위 내용은 (c)건웨이브의 공유정신 발휘와 고마운 지원으로 마이컴박스에 게시 및 수정 업데이트됩니다.
(c)건웨이브 및 마이컴박스(개정부분)의 동의 없이 무단 복재 및 전재, 재배포 금지합니다.
(c)건웨이브(http://www.gunwave.com) : First Time, On Time PCB 설계/조립 전문업체
저작권법에 위배되는 콘텐츠는 등록 불가하며, 저작물에 대한 권리는 저작자에게 있습니다.
Copyright 2006-2021 © hardwareis.com, All rights reserved.