안녕하세요
Orcad 로 설계를 하는 학생입니다.
다름이아니라 아래 그림처럼
설계된 소자(MAX410EPA)의 OUTPUT 핀을 MUX로 설계해놓은 다른 소자의 Input으로 들어가게 했습니다.
그런데 "U26,OUT Output Connected to Output"이런 오류 메시지가 떠서
Output 소자의 설정을 passive로 바꿧더니 문제없이 design rule check가 작동했습니다.
이렇게 설계하는 것이 맞는건가요?
|
댓글 1
댓글 달기
하드웨어 설계 및 개발에 대하여 개발자들이 자유롭게 토론하는 공간입니다.
- Q&A, 자유주재 토론, 관련 정보 공유
- 분야 : 마이크로프로세서 응용, 전기/전자(아날로그/디지털) 회로 설계, C/C++ 프로그래밍, 펌웨어,
PCB Artwork, 트러블슈팅 등 하드웨어 설계에 관한 전반인 내용
※ 게시글에 맞는 분류를 선택하여 글을 작성해 주시면 쾌적한 사이트 운영에 많은 도움이 됩니다.
※ 하드웨어 인사이트는 회원들간의 거래정보를 게재할 뿐이지, 그 어떤 책임과 의무도 가지지 않습니다.
- 전기전자 아무거나 (493)
- Digital 회로 설계 (6)
- Analog & Mixed-Signal 설계 (129)
- Sensor 설계 (41)
- 계측기 & 시험장비 (0)
- 전력전자 (4)
- 드론/로봇/라인트레이서 (103)
| 번호 | 분류 | 제목 | 글쓴이 | 조회 수 | 날짜 |
|---|---|---|---|---|---|
| 225 | Allegro & OrCAD | 거버파일 각 레이어 역할!! 도와주세요!!1 | 제니 | 162 | 2021.12.12 |
| 224 | Allegro & OrCAD | Pads 9.5 Layout에서 2Layer 거버를 만들려면 어떻게 하나요?1 | 노웨이 | 136 | 2016.12.26 |
| 223 | Allegro & OrCAD | OrCAD PCB Designer 질문있습니다.1 | 장동휘 | 166 | 2016.12.09 |
| 222 | Allegro & OrCAD | 전자캐드 준비중인데요 DRC체크할때 워링 뜨는 이유를 알고 싶어요2 | 김타우 | 252 | 2016.11.23 |
| 221 | Allegro & OrCAD | HOTbrd 파일 변환중에 문제가 생겨 질문드립니다.1 | 초오보 | 592 | 2016.11.02 |
| 220 | Allegro & OrCAD | BOM 출력 시, PCB의 TOP면과 BOTTOM 면을 구분하여 출력할수있나요??1 | 휘래 | 387 | 2016.09.07 |
| Allegro & OrCAD | [질문] Orcad pin 설정 질문입니다1 | Ahnroid | 186 | 2016.08.08 | |
| 218 | Allegro & OrCAD | HOTorcad 16.6 설치 방법좀 알려주세요3 | dlimi | 1037 | 2016.06.20 |
| 217 | Allegro & OrCAD | HOT555 Timer와 4017(10진 카운터)를 이용한 led 순차점멸 회로 질문1 | 방탁 | 902 | 2016.05.26 |
| 216 | Allegro & OrCAD | dsn파일을 열려고합니다2 | BUZZ | 311 | 2016.05.15 |
| 215 | Allegro & OrCAD | 소자를 만들어야 하는데 어떻게 하는지 모르겠습니다 도와주세요1 | BUZZ | 157 | 2016.04.28 |
| 214 | Allegro & OrCAD | Stimulus editor 이용시... | 모토로히 | 242 | 2016.03.30 |
| 213 | Allegro & OrCAD | HOTCadence 16.6 크랙구해봅니다!1 | 이초림 | 773 | 2016.03.18 |
| 212 | Allegro & OrCAD | 알레그로 16.5이상 버전 파일 가지고 계신분1 | 공기 | 188 | 2016.03.04 |
| 211 | Allegro & OrCAD | TLP181, UNL2083 사용법 좀 알려주세요.1 | 슈퍼빠워 | 350 | 2016.02.05 |
| 210 | Allegro & OrCAD | Checking For Unconnected Bus Nets 이렇게 나오는데 왜 그런지 알수가 없네요 가르쳐 주세요.2 | molody88 | 243 | 2015.10.19 |
| 209 | Allegro & OrCAD | pads 9.3 버전을 윈7에 설치했습니다.1 | 김경석 | 181 | 2015.08.03 |
| 208 | Allegro & OrCAD | Delete violating tracks이 뭔가요?1 | 투명구슬 | 94 | 2015.06.12 |
| 207 | Allegro & OrCAD | HOTORCAD에선 이런것들 표현을 어떻게 하나요?1 | 기적 | 415 | 2015.05.21 |
| 206 | Allegro & OrCAD | OrCAD PCB EDITOR에서 vcc나 gnd의 TOP, BOTTOM 색상도 지정이 가능한가요?1 | 기적 | 347 | 2015.04.21 |
저작권법에 위배되는 콘텐츠는 등록 불가하며, 저작물에 대한 권리는 저작자에게 있습니다.
Copyright 2006-2021 © hardwareis.com, All rights reserved.
일반적으로는 소자의 pin에 맞는 input, output, passive 에 맞게 설계를 하는 것이 "정답" 입니다.
이는 회로의 DRC( design rule check )에서 오류를 찾아 내기 위해 반드시 필요한 작업 이긴 합니다.
하지만!!!
우리는 회로 그리고 그다음 해야 할일이 많이 있습니다. PCB만들고 소자 주문하고 땜질하고 테스트 하고 등등등
바쁜거죠.. 그래서 약간의 편법을 사용합니다.
즉 입/출력이 가능한 passive로 설정하고 DRC를 속이는 거죠...
그렇게 회로를 그려서 PCB 작업을 하여도 문제가 발생 되지 않기 때문입니다.
정석으로 작업을 진행 하기 위해서는 소자의 입력에 따른 회로, 출력에 따른 회로를 명확하게 작업하는게 좋긴 합니다
MUX_IN8의 OFFPAGE를 출력으로 수정하시면 소자를 PASSIVE 가 아닌 OUTPUT으로 하셔도 되는 회로 같아 보입니다.