|
안녕하세요.
PADS 9.5에서 4층 빌드업을 설계하려고 합니다.
1-4층 Through Hole Via, 3-4층 Patial Via, 1-2층 Partial Via 등을 만들고, Drill Pairs 에도 등록되어 있습니다.
라우팅을 할때 L1, L2, L3, L4 등을 입력하면서 라우팅 하면 해당 Partial Via가 잘 들어갑니다.
그런데 PAD에 바로 Partial Via를 뚫을려 안됩니다.
즉, BGA 볼 하나를 찍고 그자리에 1-2층 Partial Via을 뚫을려고 하는데 안됩니다.
BGA 볼등 패드가 아닌부분에는 잘 뚫리는 데 왜 패드에는 뚫리지 않을까요?
질문] BGA 볼이나 칩저항 패드에 직접 1-2층 Partial Via를 뚫을려면 어떻게 합니까?
1-2시간동안 이것으로 헤메고 있습니다. ㅠ.ㅠ
하드웨어 설계 및 개발에 대하여 개발자들이 자유롭게 토론하는 공간입니다.
- Q&A, 자유주재 토론, 관련 정보 공유
- 분야 : 마이크로프로세서 응용, 전기/전자(아날로그/디지털) 회로 설계, C/C++ 프로그래밍, 펌웨어,
PCB Artwork, 트러블슈팅 등 하드웨어 설계에 관한 전반인 내용
※ 게시글에 맞는 분류를 선택하여 글을 작성해 주시면 쾌적한 사이트 운영에 많은 도움이 됩니다.
※ 하드웨어 인사이트는 회원들간의 거래정보를 게재할 뿐이지, 그 어떤 책임과 의무도 가지지 않습니다.
| 번호 | 분류 | 제목 | 글쓴이 | 조회 수 | 날짜 |
|---|---|---|---|---|---|
| 6 | Digital 회로 설계 | RS플립플롭으로 존슨카운터 만들기 | hnp109 | 99 | 2021.12.03 |
| 5 | Digital 회로 설계 | Reset IC 관련 CPU 문의 드립니다.3 | Maa | 180 | 2021.06.28 |
| 4 | Digital 회로 설계 | 회로 질문드립니다. | -2923 | 165 | 2020.12.12 |
| 3 | Digital 회로 설계 | relay 질문드립니다. | -4903 | 131 | 2020.11.29 |
| 2 | Digital 회로 설계 | 잡은 많은 신호가 NOT게이트 통과한다면?1 | -3953 | 145 | 2020.10.21 |
| 1 | Digital 회로 설계 | 논리회로 카르노맵 이렇게 그려도 되나요?1 | Qwerty87 | 212 | 2020.09.22 |
bga용 패드에 via를 뚫게 다는 것인가요?
툴, pcb업체에서 기술적으로 가능해도 양산하면 문제가 많을텐데요.
via홀로 납이 다 들어가버려서 bga 볼이 땜이 안돼요