안녕하세요 선배님들.
성은입니다.
알레그로 pcb설계에서 net가 없는 배선이나 via에 수동으로 net를 주는 기능이 없을가요?
좀 알려주세요.
|
댓글 3
-
배선을 하신 다음 Display > Waive DRCs 에서 Waive로 DRC 마크를 선택하면 에러가 무시됩니다. 또는 ORCAD에서 배선을 수정 후 netlist를 생성시 기존의 경로말고 다른 경로로 저장하시고 PCB Editor에서 File > Import > Logic을 하면 수정된 정보를 가져와서 작업할 수 있습니다.
-
행복찾기님 안녕하세요? 답변 감사합니다. 헌데 꼭 알고싶은것은 no net로 되여버린 via에 수동으로 net를 할당하는 방법이였습니다. 물론 no net via에 패드로부터 배선을 하여 net를 줄수는 있습니다만 배선을 하지 않고도 net를 할당해주는 방법을 알고 싶어서였어요. 또는 실례로 gnd via의 net를 vcc net로 바꾸어주는 방법입니다. Altium에서는 충분히 가능한 방법인데...... 어쨌든 감사합니다. 또 만나요.
-
무슨 말인지 모르겟네여.. ㅠ_ㅠ 아직은 어렵다
댓글 달기
하드웨어 설계 및 개발에 대하여 개발자들이 자유롭게 토론하는 공간입니다.
- Q&A, 자유주재 토론, 관련 정보 공유
- 분야 : 마이크로프로세서 응용, 전기/전자(아날로그/디지털) 회로 설계, C/C++ 프로그래밍, 펌웨어,
PCB Artwork, 트러블슈팅 등 하드웨어 설계에 관한 전반인 내용
※ 게시글에 맞는 분류를 선택하여 글을 작성해 주시면 쾌적한 사이트 운영에 많은 도움이 됩니다.
※ 하드웨어 인사이트는 회원들간의 거래정보를 게재할 뿐이지, 그 어떤 책임과 의무도 가지지 않습니다.
- ECAD 아무거나 (118)
- PADS (269)
- Allegro & OrCAD (225)
- ECAD Simulation (22)
저작권법에 위배되는 콘텐츠는 등록 불가하며, 저작물에 대한 권리는 저작자에게 있습니다.
Copyright 2006-2021 © hardwareis.com, All rights reserved.