공통에미터 증폭기설계하는데요
저항을 수치를 어떻게 정하는지 잘 모르겠습니다
답변이 어려우면 참고할 만한 책이 있을까요??
하드웨어 설계 및 개발에 대하여 개발자들이 자유롭게 토론하는 공간입니다.
- Q&A, 자유주재 토론, 관련 정보 공유
- 분야 : 마이크로프로세서 응용, 전기/전자(아날로그/디지털) 회로 설계, C/C++ 프로그래밍, 펌웨어,
PCB Artwork, 트러블슈팅 등 하드웨어 설계에 관한 전반인 내용
※ 게시글에 맞는 분류를 선택하여 글을 작성해 주시면 쾌적한 사이트 운영에 많은 도움이 됩니다.
※ 하드웨어 인사이트는 회원들간의 거래정보를 게재할 뿐이지, 그 어떤 책임과 의무도 가지지 않습니다.
번호 | 분류 | 제목 | 글쓴이 | 조회 수 | 날짜 |
---|---|---|---|---|---|
6 | Digital 회로 설계 | RS플립플롭으로 존슨카운터 만들기 | hnp109 | 99 | 2021.12.03 |
5 | Digital 회로 설계 | Reset IC 관련 CPU 문의 드립니다.3 | Maa | 180 | 2021.06.28 |
4 | Digital 회로 설계 | 회로 질문드립니다. | -2923 | 165 | 2020.12.12 |
3 | Digital 회로 설계 | relay 질문드립니다. | -4903 | 131 | 2020.11.29 |
2 | Digital 회로 설계 | 잡은 많은 신호가 NOT게이트 통과한다면?1 | -3953 | 146 | 2020.10.21 |
1 | Digital 회로 설계 | 논리회로 카르노맵 이렇게 그려도 되나요?1 | Qwerty87 | 212 | 2020.09.22 |
R1과 R2는 BJT를 (DC)바이어스 시킬려고 사용되었구요.
증폭기는 흔히 Negative feedback과 함께쓰는데요...그래서, 큰 DC gain이 필요합니다. 따라서, 보통은 R3값이 커야겠죠. RL은 load resistance이므로 사용되는부하(load)에 따라 결정되므로..특별히 조건은 없고, 주어졌을껍니다. 또, AC coupling이 되어있어서, DC loading은 되지 않겠네요. R4는 증폭이 current를 제한 하고 있는데..이것또한 R2, Q1, R4를 형성하는 loop를 만족시키면서 Q1의 bias를 충족시키면 될것같네요. 예전, 학부때 이런 회로본것같은데요...Sedra책을 참조 하세요. 아마...잘 설명 되어있을껍니다.