회원가입 ID/PW 찾기
AA
안녕하세요.
데이터시트를 보다가, 포트 a는 반이중 i/o 포트로 내부 풀업 저항이 있다. 입력포트로써 포트 a는 내부 풀업이 동작할 경우, 외부적으로 풀다운되어야 한다. 포트 a는 clock이 동작하지 않더라도 리셋 상태이면, high나 low가 아닌 tri-stated 상태가 된다라는 말이 있습니다. 도대체  무슨 말인지 모르겠네요. 전문가님들 쉬운 설명좀 부탁드릴꼐요,
오늘도 좋은 하루 보내세요.
댓글 2
  • 포트에 풀업저항이 있고.. 레지스터를 이용해서 선택할 수 있습니다. 그리고 제가 알기론 모든 포트는 리셋 상태일때  tri-state 상태가 됩니다. 즉, 공중에 떠있는.. 오픈된 상태 입니다. 왜 이렇게 하냐 하면 보통 제어 포트에 물리게 되는데 리셋 상태는 프로그램이 동작 하지 않는 상태.. 즉, 제어가 안되는 상태 입니다.  따라서 외부 입력 단자들은
    상황에 따라 상태 정의를 풀업이나 풀다운으로 해 주게끔 하는 의도가 있습니다.
    그런데 포트 A는 내부 풀업이 동작할 경우, 외부적으로 풀다운 되어야 한다.. 란 말은 뭔 소린지 모르겠어요 ^^


  • No Profile
    글쓴이 strongman 10.02.10 12:24 댓글 좋아요 0 싫어요 0
    답변 감사드립니다. ^^

하드웨어 설계 및 개발에 대하여 개발자들이 자유롭게 토론하는 공간입니다.
- Q&A, 자유주재 토론, 관련 정보 공유
- 분야 : 마이크로프로세서 응용, 전기/전자(아날로그/디지털) 회로 설계, C/C++ 프로그래밍, 펌웨어,
         PCB Artwork, 트러블슈팅 등 하드웨어 설계에 관한 전반인 내용
※ 게시글에 맞는 분류를 선택하여 글을 작성해 주시면 쾌적한 사이트 운영에 많은 도움이 됩니다.
※ 하드웨어 인사이트는 회원들간의 거래정보를 게재할 뿐이지, 그 어떤 책임과 의무도 가지지 않습니다.

search
번호 분류 제목 글쓴이 조회 수 날짜
6 Digital 회로 설계 HOTRS플립플롭으로 존슨카운터 만들기 hnp109 550 2021.12.03
5 Digital 회로 설계 HOTReset IC 관련 CPU 문의 드립니다.3 Maa 594 2021.06.28
4 Digital 회로 설계 HOT회로 질문드립니다. -2923 588 2020.12.12
3 Digital 회로 설계 HOTrelay 질문드립니다. -4903 421 2020.11.29
2 Digital 회로 설계 HOT잡은 많은 신호가 NOT게이트 통과한다면?1 -3953 480 2020.10.21
1 Digital 회로 설계 HOT논리회로 카르노맵 이렇게 그려도 되나요?1 Qwerty87 523 2020.09.22
  • 사랑에 대한 유일한 승리는 탈출이다.
    - 나폴레옹
  • * 납포인트 정보 *
  • 글 작성 : 3
  • 댓글 작성 : 1
  • 내 글이 추천받음 : 1
저작권법에 위배되는 콘텐츠는 등록 불가하며, 저작물에 대한 권리는 저작자에게 있습니다.
Copyright 2006-2021 © hardwareis.com, All rights reserved.