어떻게 나올까요?
고수분들 알려주세요!
|
댓글 1
댓글 달기
하드웨어 설계 및 개발에 대하여 개발자들이 자유롭게 토론하는 공간입니다.
- Q&A, 자유주재 토론, 관련 정보 공유
- 분야 : 마이크로프로세서 응용, 전기/전자(아날로그/디지털) 회로 설계, C/C++ 프로그래밍, 펌웨어,
PCB Artwork, 트러블슈팅 등 하드웨어 설계에 관한 전반인 내용
※ 게시글에 맞는 분류를 선택하여 글을 작성해 주시면 쾌적한 사이트 운영에 많은 도움이 됩니다.
※ 하드웨어 인사이트는 회원들간의 거래정보를 게재할 뿐이지, 그 어떤 책임과 의무도 가지지 않습니다.
- ECAD 아무거나 (118)
- PADS (269)
- Allegro & OrCAD (225)
- ECAD Simulation (22)
| 번호 | 분류 | 제목 | 글쓴이 | 조회 수 | 날짜 |
|---|---|---|---|---|---|
| 6 | Digital 회로 설계 | RS플립플롭으로 존슨카운터 만들기 | hnp109 | 114 | 2021.12.03 |
| 5 | Digital 회로 설계 | Reset IC 관련 CPU 문의 드립니다.3 | Maa | 192 | 2021.06.28 |
| 4 | Digital 회로 설계 | 회로 질문드립니다. | -2923 | 190 | 2020.12.12 |
| 3 | Digital 회로 설계 | relay 질문드립니다. | -4903 | 139 | 2020.11.29 |
| Digital 회로 설계 | 잡은 많은 신호가 NOT게이트 통과한다면?1 | -3953 | 153 | 2020.10.21 | |
| 1 | Digital 회로 설계 | 논리회로 카르노맵 이렇게 그려도 되나요?1 | Qwerty87 | 224 | 2020.09.22 |
저작권법에 위배되는 콘텐츠는 등록 불가하며, 저작물에 대한 권리는 저작자에게 있습니다.
Copyright 2006-2021 © hardwareis.com, All rights reserved.
게이트를 거치지 않은 것보다는 잡음이 줄어들고 inverting 되겠지요.
단 잡음이 디지털 신호의 레벨을 혼동할 정도로 들어온다면 원 신호의 high/low level이 달리 인식 될 수 있습니다.