Lv. 76 (전무보) 59,003 납
26%
Exp. 58,171/59,290 | 26%
회원가입 ID/PW 찾기
AA

아래 사진 처럼

copper 또는 copper pour를 서로 다른 패턴에 대하여 0.3씩 clearance를 적용하며 그리고 있습니다.

 

<질문>

1. copper 또는 copper pour를 그릴때 서로 다른 netlist에 대해 방지하며 그릴수 있는 기능이 있나요?

아래 그림처럼 그릴때 일일히 좌표로 노가다 하지 않고 다른 패턴이 나타나면 더이상 진행되지 않고 꺽이게

즉, 패턴 연결시 DRC의 prevent Error와 같은 기능이 있는지 묻고 싶습니다.

 

externalFile.jpg

externalFile.jpg

댓글 2

하드웨어 설계 및 개발에 대하여 개발자들이 자유롭게 토론하는 공간입니다.
- Q&A, 자유주재 토론, 관련 정보 공유
- 분야 : 마이크로프로세서 응용, 전기/전자(아날로그/디지털) 회로 설계, C/C++ 프로그래밍, 펌웨어,
         PCB Artwork, 트러블슈팅 등 하드웨어 설계에 관한 전반인 내용
※ 게시글에 맞는 분류를 선택하여 글을 작성해 주시면 쾌적한 사이트 운영에 많은 도움이 됩니다.
※ 하드웨어 인사이트는 회원들간의 거래정보를 게재할 뿐이지, 그 어떤 책임과 의무도 가지지 않습니다.

search
번호 분류 제목 글쓴이 조회 수 날짜
6 Digital 회로 설계 RS플립플롭으로 존슨카운터 만들기 hnp109 121 2021.12.03
5 Digital 회로 설계 Reset IC 관련 CPU 문의 드립니다.3 Maa 211 2021.06.28
4 Digital 회로 설계 회로 질문드립니다. -2923 200 2020.12.12
3 Digital 회로 설계 relay 질문드립니다. -4903 153 2020.11.29
2 Digital 회로 설계 잡은 많은 신호가 NOT게이트 통과한다면?1 -3953 159 2020.10.21
1 Digital 회로 설계 논리회로 카르노맵 이렇게 그려도 되나요?1 Qwerty87 236 2020.09.22
  • 사랑은 너무 어려 양심이 무엇인지 모른다. 그러나 양심이 사랑에서 태어나는 것을 누가 모르는가?
    - 셰익스피어
  • * 납포인트 정보 *
  • 글 작성 : 3
  • 댓글 작성 : 1
  • 내 글이 추천받음 : 1
저작권법에 위배되는 콘텐츠는 등록 불가하며, 저작물에 대한 권리는 저작자에게 있습니다.
Copyright 2006-2021 © hardwareis.com, All rights reserved.