AT89S51의 회로 구성
제가 만들어서 사용한 AT89S51의 회로 입니다.
간단하게 설명하면 포트0의 내부 구조는 풀업저항이 없고 오픈드레인형이라서 포트0을 병렬출력 포트로 사용하기 위해
수[K옴] 이상의 저항을 달어 풀업시켜 주었습니다.
병렬 I/O 포트
AT89S51에는 모두 4개의 8비트 병렬 I/O포트를 가지고 있습니다.
모두 양방향 입출력이 가능하며, 포트0이 오픈 드레인(Open-Drain)형인 것을
제외 하고는 모두 내부적으로 약하게 풀업(Pull-up)되어 있습니다.
포트0 (P0)
포트0 (P0) 은 오픈 드레인형의 입출력 포트이며, 외부 메모리를 접속할 경우에는 강하게 풀업되어 시분할 다중화(Time-multiplexed)된
어드레스 버스 A7 ~ A0과 데이터 버스 D7 ~ D0으로 사용됩니다.
포트2 (P2)
내부적으로 약하게 풀업된 양방향 입출력 포트 이며, 외부 메모리를 접속할 경우에는 강하게 풀업되어
어드레스 버스 A15 ~ A8로 사용됩니다.
포트1, 포트3 (P1, P3)
포트 1과 3은 모두 내부적으로 약하게 풀업된 양방향 입출력 포트입니다.
이중에서 포트3은 다기능 I/O포트로서 시스템 콘트롤 신호나 주변장치에 관련된 입출력 신호로도 사용됩니다.
내부의 플래시 메모리를 병렬 프로그래밍 방식으로 라이팅할 때는 포트0을 데이터 버스 D7 ~ D0으로 사용하고,
포트1과 2를 각각 하위 어드레스 버스 A7 ~ A0 및 상위 어드레스 버스 A15 ~ A8로 사용합니다.
---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
간략하게 적는다고 적었는데 어떨지 모르겠습니다.
참고 서적 윤덕용(저) AT89S52 마스터 입니다.
권태기를 자료올리는걸로 벗어나고있는중인가요?/ㅋㅋㄷㄷ